Middle FPGA-инженерСпециалистХронологический

Middle FPGA-инженер

Опытный разработчик RTL-кода с глубоким пониманием архитектуры SoC и высокоскоростных интерфейсов передачи данных.

Бесплатный конструктор резюмеВакансии

Контакты

Вымышленные данные
Антон Михайлович Соловьёв
Hardware/FPGA Engineer
xxx@mail.ru+7 926 000-00-00Санкт-Петербург

О себе

Специализируюсь на создании систем сбора и обработки данных. Имею успешный опыт проектирования систем-на-кристалле (SoC) с использованием процессорных ядер ARM. Свободно владею методологиями Constraint driven верификации. Успешно вывожу проекты на этап серийного производства.

Опыт работы

Ведущий FPGA-инженер
Инновационный Центр Телеком · Санкт-Петербург
2021 — наст. время
  • Разработал систему передачи данных через 10G Ethernet с пропускной способностью 9.6 Гбит/с
  • Внедрил использование скриптов автоматизации на базе TCL, что сократило время сборки проектов на 30%
  • Успешно решил 15+ критических ошибок временных задержек (Timing closure) в проектах на базе Kintex UltraScale
  • Интегрировал подсистему PCIe Gen3 x8 для взаимодействия с хост-процессором
Инженер-программист ПЛИС
Приборостроительный Завод · Санкт-Петербург
2018 — 2021
  • Реализовал конвейер обработки видеоданных разрешением 4K при 60 FPS на базе ПЛИС Intel Arria 10
  • Оптимизировал энергопотребление устройства на 20% за счет применения clock gating
  • Разработал архитектуру многоканального АЦП-контроллера с частотой дискретизации 500 МГц

Навыки

Hard skills
SystemVerilogAXI4/AXI-StreamTiming AnalyzerTCL ScriptingPythonPCI ExpressZynq UltraScale+ MPSoCUVM
Soft skills
НаставничествоПроектное планированиеРешение проблемРабота по Agile/Scrum

Образование

Инфокоммуникационные технологии и системы связи
ИТМО · 2014 — 2018

Языки

  • Русский C2 (Native)
  • Английский B2 (Upper Intermediate)
Подтянуть язык

Сертификаты

  • Xilinx Designing with Video IP · Xilinx Inc., 2022

Частые вопросы

01.Каков основной стек Middle FPGA?

Xilinx Vivado/Intel Quartus, SystemVerilog, опыт работы с AXI4 шинами и высокоскоростными трансиверами.

02.Нужно ли знать Python для FPGA?

Да, Python широко используется для написания скриптов автоматизации сборки и обработки результатов тестов.

03.Что такое CDC в контексте FPGA?

Это Clock Domain Crossing — критически важная область знаний по передаче сигналов между разными тактовыми доменами.

04.Каков опыт работы требуется для Middle?

Обычно это 3-5 лет практической разработки и несколько успешно запущенных в серию устройств.

Похожие образцы

Ведущий Веб-аналитикЭксперт

Хронологическое резюме Ведущего Веб-аналитика

Стратегически мыслящий Ведущий Веб-аналитик с 8-летним опытом, специализирующийся на разработке и внедрении комплексных аналитических решений, управлении командами и применении Big Data для достижения значимых бизнес-результатов.

Открыть
Ведущий SEO-специалистВедущий специалист

Резюме Ведущего SEO-специалиста. Пример для руководителей

Опытный Ведущий SEO-специалист с 8-летним стажем и доказанным опытом разработки и реализации выигрышных SEO-стратегий для крупных компаний. Эксперт в управлении командами, оптимизации бюджетов и достижении амбициозных бизнес-целей через органический канал.

Открыть
Ведущий РедакторВедущий специалист

Резюме Ведущего Редактора (IT-тематика)

Опытный ведущий редактор с более чем 7-летним стажем в создании и управлении контентом для IT-проектов, специализирующийся на разработке контент-стратегии, управлении командой авторов и редакторов, а также оптимизации материала для поисковых систем.

Открыть
Веб-аналитикСпециалист

Хронологическое резюме Веб-аналитика

Опытный веб-аналитик с 2-летним стажем в сфере электронной коммерции, специализирующийся на сборе, анализе данных и оптимизации пользовательского опыта для повышения ключевых метрик.

Открыть

Полезные статьи по теме