Контакты
О себе
Высококвалифицированный Принципал FPGA-инженер с более чем 15-летним опытом в проектировании, верификации и интеграции сложных систем на базе FPGA. Обладаю глубокими знаниями VHDL, Verilog, SystemVerilog, а также опытом работы с ведущими инструментами разработки Xilinx, Intel (Altera) и высокоскоростными интерфейсами. Ответственен за архитектурное проектирование, оптимизацию производительности и наставничество команд по разработке цифровых решений для критически важных приложений.
Опыт работы
- Руководил архитектурным проектированием и реализацией FPGA-решений для высокоскоростных систем обработки данных, повысив пропускную способность на 40%.
- Оптимизировал использование аппаратных ресурсов FPGA (LUTs, BRAM, DSP slices) на 25% для нескольких ключевых проектов, сократив затраты на BOM.
- Разработал и внедрил методологию верификации на основе UVM для сложных RTL-дизайнов, снизив количество обнаруженных багов на этапе интеграции на 30%.
- Менторил команду из 8 инженеров, повысив производительность и качество их работы в области RTL-проектирования и верификации.
- Обеспечил успешную интеграцию FPGA-модулей в системные платы, минимизировав проблемы совместимости на 90%.
- Разработал и верифицировал ключевые IP-блоки на VHDL для телекоммуникационных систем с поддержкой стандарта 100 Gigabit Ethernet.
- Оптимизировал тактовую частоту FPGA-ядер, добившись увеличения производительности системы на 20%.
- Внедрил автоматизированные скрипты для сборки и тестирования проектов, сократив время цикла разработки на 15%.
- Участвовал в выборе целевых FPGA-платформ и определял архитектурные требования для новых продуктов.
Навыки
Образование
Языки
- Русский — C2 (Native)
- Английский — C1 (Advanced)
Сертификаты
- Xilinx Certified Design Expert · Xilinx University Program, 2017
